Elsys Design

Description du sujet ELSYS Design participe actuellement à plusieurs projets de Vérification de moduleSystem On Chip (SoC) pour ses clients dans divers secteurs (Automobile, IoT, Aéronautique). Dans le cadre de l'évolution des pratiques de vérification, notre équipe Métier souhaite évaluer l'efficacité et la pertinence de différentes méthodologies de vérification, notamment SystemVerilog/UVM et VUnit (Vérification basée sur un environnement open-source en Python). Ce stage propose une étude comparative approfondie entre ces deux approches, appliquée à un ou plusieurs blocs IP représentatifs. Vous serez encadré par un tuteur technique et notre équipe composée d'ingénieurs expérimentés dans chacun des domaines de compétence. Le stage se déroulera en plusieurs étapes : -Prendre en main les deux méthodes de vérification à qualifier (SV/UVM et Python/VUnit) -Implémenter des environnements de test équivalents dans les deux méthodologies -Développer des scénarios de test...

Description du sujet ELSYS Design participe actuellement à plusieurs projets de Vérification de moduleSystem On Chip (SoC) pour ses clients dans divers secteurs (Automobile, IoT, Aéronautique). Dans le cadre de l'évolution des pratiques de vérification, notre équipe Métier souhaite améliorer la réutilisation des environnements de vérification entre les équipes Digital et Mixed-Signal, pour développer une approche visant à standardiser et automatiser la création des éléments communs des testbenchs. A cet effet, nous recherchons un(e) stagiaire de fin d'études motivé(e) par les défis techniques de la vérification avancée et souhaitant contribuer à une initiative structurante à fort impact. Vos missions Le(a) stagiaire prendra en charge et réalisera une ou plusieurs des missions suivantes : - Étudier l'architecture des environnements UVM utilisés au sein de l'équipe Digital verification, notamment les infrastructures de communication, les agents de vérification et les...

Contexte Elsys Design conçoit une plateforme robotique innovante dédiée à la recherche en Edge IA. Pour renforcer les capacités de cette plateforme, nous souhaitons intégrer des technologies de communication IoT, afin d'en optimiser le contrôle et le monitoring à distance. Elsys a au cours d'un précèdent stage mis au point les drivers uwb sous zephyr (AoA, ToF), le contrôle des maj à distances. Objectif du stage Ce stage a pour objectif de finaliser le développement d'un système de contrôle et de supervision du robot via un réseau sans fil maillé UWB, déployé au sein de nos locaux. Vous contribuerez ainsi à l'évolution de notre infrastructure robotique en y intégrant des solutions de connectivité avancées. Porter les drivers uwb pour les rendre compatibles avec Matter et autres protocoles iot. Missions principales Déploiement du réseau Mesh : Concevoir et installer les stations du réseau maillé dans le bâtiment. Développement d'une Gateway de contrôle : Créer une...

Contexte ELSYS poursuit un projet R&D GenAI visant à assister les ingénieurs de vérification FPGA/ASIC dans l'exploitation de spécifications techniques : extraction de signaux, structuration JSON, génération d'assertions SystemVerilog et interrogation documentaire via RAG. L'enjeu est de construire un pipeline fiable, contrôlé et évaluable, adapté aux flux de vérification microélectronique et aux besoins des équipes ELSYS Rennes. Objectifs Le stage consiste à concevoir, prototyper et évaluer des briques GenAI pour automatiser une partie du flux de vérification : structuration de spécifications, extraction d'informations, génération contrôlée d'assertions SVA et testbenchs SV/UVM et réponses traçables à partir des documents sources. Missions principales - Analyser les besoins des ingénieurs ELSYS Rennes en vérification FPGA/ASIC - Structurer un corpus de spécifications, signaux, exigences et assertions - Identifier les éléments SV/UVM générables automatiquement à...

Contexte L'industrie entre aujourd'hui dans une nouvelle ère : celle de l'intelligence décentralisée. Contrairement aux approches où chaque donnée devait transiter vers le cloud pour être analysée, l'Edge-AI permet désormais d'exécuter des algorithmes d'intelligence artificielle directement sur des cibles embarquées, au plus près des capteurs et des machines - sur le terrain, en temps réel. Ce changement de paradigme réduit drastiquement la latence, la bande passante et la consommation énergétique, tout en renforçant la souveraineté des données. Mais il impose aussi des contraintes radicales : mémoire limitée, puissance de calcul restreinte, autonomie batterie, et une hétérogénéité croissante des architectures matérielles (CPU, GPU, NPU, FPGA...). C'est là que le concept d'AIoT (Artificial Intelligence of Things) prend tout son sens. En orchestrant un réseau d'intelligence locale, ces architectures distribuées promettent des systèmes plus réactifs, frugaux, adaptatifs - capables...

Contexte L'essor des modèles d'intelligence artificielle entraîne une croissance continue des besoins en calcul. Si les GPU dominent aujourd'hui l'inférence et l'entraînement de ces modèles, de nombreuses applications embarquées ou temps réel nécessitent des solutions plus performantes énergétiquement, plus déterministes et mieux adaptées aux contraintes de déploiement. Les FPGA constituent une alternative particulièrement intéressante grâce à leur capacité à implémenter des accélérateurs matériels spécialisés. Toutefois, la taille croissante des réseaux de neurones dépasse souvent les capacités d'un composant unique et conduit à envisager des architectures distribuées capables de mobiliser plusieurs accélérateurs de manière coordonnée L'enjeu n'est plus seulement d'accélérer les calculs, mais de permettre à un système de s'adapter dynamiquement aux ressources disponibles, d'orchestrer plusieurs accélérateurs matériels et d'optimiser les transferts de données afin de maximiser...

Contexte L'intelligence artificielle embarquée (Edge AI) ouvre la voie à des systèmes intelligents capables de prendre des décisions localement, sans dépendre d'une connexion permanente au cloud. Cette approche répond à des enjeux majeurs de latence, de confidentialité des données, de résilience et de consommation énergétique. Cependant, concevoir un modèle d'IA performant pour une plateforme embarquée reste un défi complexe. Les ressources matérielles limitées imposent de trouver le meilleur compromis entre précision, consommation, mémoire et temps d'exécution. Les recherches récentes en Hardware-Aware Neural Architecture Search (HW-NAS) permettent d'automatiser la recherche d'architectures de réseaux de neurones optimisées pour une cible matérielle donnée. En parallèle, les technologies de compilation modernes basées sur MLIR (Multi-Level Intermediate Representation) ouvrent de nouvelles perspectives pour rapprocher la conception des modèles d'IA des contraintes réelles du...

Vous êtes étudiant(e) en école d'ingénieurs technique (électronique ou systèmes embarqués), ou en master spécialisé, et souhaitez découvrir une fonction alliant technologie, commerce, recrutement et management ? Chez ELSYS Design, leader français du conseil en systèmes électroniques embarqués, FPGA, ASIC, logiciel embarqué et cybersécurité, nous accompagnons les plus grands acteurs de l'aéronautique, du spatial, de la défense, des télécommunications et de l'industrie. Dans le cadre du développement de notre agence de Toulouse, nous recherchons un(e) Ingénieur(e) d'Affaires en alternance souhaitant évoluer dans un environnement technologique de pointe et participer activement à notre croissance. Vos missions Intégré(e) à l'équipe de direction de l'agence, vous serez accompagné(e) par un Responsable d'Agence expérimenté et participerez aux missions suivantes : - Développer l'activité commerciale : identifier de nouvelles opportunités auprès des grands comptes, ETI, PME...

Pour faire face au défi que constitue la vérification d'ASIC/SoC toujours plus complexes, l'industrie du semi-conducteur converge vers l'adoption universelle d'une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l'extensibilité. Elle se base sur des techniques résumées sous les termes de « programmation orientée objet », « Self-Checking Verification Environment », « Constraint Random Tests» et « Coverage/Metric Driven Verification ». Il est intéressant de comparer cette méthodologie à des nouvelles, basées sur du python. Lors du stage, les principales missions seront donc les suivantes : - Etudier et comprendre le langage SystemVerilog et la méthodologie UVM - Mise en place de l'environnement de simulation permettant de se connecter au Design Under Test via des interfaces. - Mise en place du modèle de vérification du DUT. - Mise en place de tests aléatoires contraints et du modèle de couvertures du DUT....

Contexte Les FPGA sont aujourd'hui au coeur de nombreux systèmes critiques dans les domaines du spatial, de la défense, des télécommunications, de l'industrie ou encore de l'IA embarquée. La complexité croissante de ces systèmes rend indispensable la mise en place de méthodologies de vérification performantes afin de garantir leur fiabilité tout en maîtrisant les délais de développement. Dans les projets industriels, la qualité d'un FPGA repose autant sur sa conception que sur sa stratégie de vérification. Les approches actuelles s'appuient désormais sur l'automatisation des campagnes de tests, l'intégration continue (CI/CD) et la génération automatique d'indicateurs de qualité. Dans ce contexte, ELSYS Design souhaite renforcer son framework de vérification FPGA basé sur VUnit, afin de proposer un environnement robuste, réutilisable et facilement intégrable aux projets de développement de demain. Objectifs L'objectif du stage est de contribuer à la création d'une plateforme de...

Pour faire face au défi que constitue la vérification d'ASIC/SoC toujours plus complexes et critique, l'industrie du semi-conducteur converge vers l'adoption universelle d'une méthodologie de vérification baptisée UVM. Cette méthodologie favorise la modularité, la réutilisabilité et l'extensibilité. Elle utilise des notions d'objets randomisés avec des contraintes pour s'assurer une couverture quasi parfaite (cruciale dans le développement d'un ASIC). Il est intéressant de comparer cette méthodologie à des nouvelles, basées sur du python. Lors de votre stage, vos principales missions seront donc les suivantes : - Etudier et comprendre le langage SystemVerilog et la méthodologie UVM - Mise en place de l'environnement de simulation permettant de se connecter au Design Under Test via des interfaces. - Mise en place du modèle de vérification du DUT. - Mise en place de tests aléatoires contraints et du modèle de couvertures du DUT. (functional / code coverage) La...

Contexte L'explosion des volumes de données échangées sur les réseaux impose aux infrastructures modernes des capacités de traitement toujours plus importantes. Dans les datacenters, les équipements télécoms ou les infrastructures cloud, il n'est plus suffisant d'acheminer les données : il est nécessaire de les analyser, les classifier, les filtrer et en extraire des informations en temps réel. Face à des débits atteignant plusieurs dizaines voire centaines de gigabits par seconde, les solutions purement logicielles montrent rapidement leurs limites. Les FPGA permettent de répondre à ces contraintes en apportant des capacités d'accélération matérielle capables de traiter les flux réseau à très haute vitesse avec une latence minimale. Les architectures dites SmartNIC constituent aujourd'hui un axe majeur d'évolution des infrastructures réseau. Elles permettent de décharger le processeur principal en exécutant directement sur FPGA des fonctions avancées d'analyse, de filtrage, de...

Contexte Les microcontrôleurs sont au coeur de nombreux systèmes critiques ou fortement contraints. Leur exposition croissante, la complexité des firmwares et la multiplication des interfaces matérielles augmentent les risques d'attaques : compromission de firmware, abus d'interfaces de debug, injection de fautes, canaux auxiliaires ou altération de la chaîne de mise à jour. Le stage s'inscrit dans un programme R&D dédié à la cybersécurité des systèmes embarqués et à la protection des microcontrôleurs face aux attaques matérielles, logicielles et hybrides. Objectifs L'objectif du stage CyberSecMCU est de contribuer à la conception et à l'évaluation d'une approche de détection d'anomalies cyber pour microcontrôleurs embarqués. Le ou la stagiaire travaillera sur la définition de scénarios d'attaque réalistes, l'instrumentation de plateformes MCU, la collecte de traces d'exécution ou de signaux observables, puis l'évaluation de méthodes de détection par IA adaptées aux...

Contexte Les systèmes embarqués modernes intègrent de plus en plus de fonctions vidéo avancées : vision embarquée, robotique, imagerie industrielle, systèmes autonomes ou encore interfaces homme-machine haute performance. Ces applications nécessitent le traitement de flux vidéo haute résolution en temps réel, tout en respectant des contraintes fortes de latence, de consommation énergétique et de bande passante. Les architectures FPGA-SoC constituent aujourd'hui une solution privilégiée pour relever ces défis en combinant accélération matérielle et flexibilité logicielle. Dans ce contexte, ELSYS Design développe une plateforme vidéo basée sur FPGA SoC Efinix permettant l'acquisition, le traitement et l'affichage temps réel de flux vidéo. Le stage vise à enrichir cette plateforme en développant de nouveaux blocs matériels et logiciels destinés à construire une chaîne vidéo complète. Objectifs L'objectif du stage est de concevoir et intégrer une chaîne vidéo embarquée complète...

Contexte L'essor des objets connectés et des systèmes embarqués expose les microcontrôleurs à des menaces de plus en plus sophistiquées. Qu'il s'agisse d'équipements industriels, de dispositifs médicaux, d'objets connectés ou de systèmes critiques, la sécurité doit désormais être prise en compte dès les premières phases de conception. Traditionnellement, l'évaluation de la sécurité repose sur des campagnes de tests menées sur des prototypes matériels. Cette approche est souvent longue, coûteuse et difficile à reproduire. L'émergence d'outils de simulation avancés comme Renode ouvre de nouvelles perspectives en permettant de reproduire fidèlement le comportement d'un système embarqué complet, depuis le processeur jusqu'aux périphériques, et d'exécuter du firmware réel dans un environnement entièrement contrôlé. Parallèlement, les progrès de l'IA embarquée permettent aujourd'hui d'envisager des mécanismes de détection d'intrusion directement intégrés aux équipements. Ces approches...

Contexte Le standard USB Power Delivery permet aux équipements connectés en USB-C d'échanger des informations afin d'adapter dynamiquement la puissance fournie ou consommée. Les dernières évolutions de cette norme autorisent des puissances pouvant atteindre 100 W, ouvrant ainsi la voie à l'alimentation d'équipements embarqués de plus en plus exigeants. Dans le cadre du développement de ses compétences sur les technologies USB-C, ELSYS Design souhaite développer une plateforme capable de fonctionner aussi bien comme source que comme consommateur de puissance selon le standard USB Power Delivery 3.1. Des premiers développements ayant déjà été réalisés, le stage s'inscrit dans une démarche de continuité visant à enrichir et fiabiliser les solutions existantes. Objectifs L'objectif du stage est de concevoir et valider une solution USB-C Power Delivery 100 W conforme au standard USB Power Delivery 3.1. Le stagiaire devra s'appuyer sur des développements existants afin de les...

Contexte Longtemps limité à la connectivité, l'Internet des Objets évolue aujourd'hui vers des systèmes capables de comprendre leur environnement physique et d'interagir avec celui-ci de manière contextuelle. Dans ce contexte, la technologie Ultra Wide Band (UWB) s'impose comme une solution de référence pour la localisation précise, la mesure de distance et les interactions sécurisées entre équipements connectés. Déjà intégrée dans de nombreux smartphones, systèmes d'accès sécurisés et solutions de suivi d'actifs, l'UWB permet d'atteindre des niveaux de précision impossibles à obtenir avec les technologies radio traditionnelles. Cette capacité ouvre la voie à de nouvelles applications : géolocalisation indoor, suivi d'équipements industriels, robotique collaborative, contrôle d'accès sécurisé, smart building ou encore interactions contextuelles entre objets connectés. Si les couches radio et les mécanismes de mesure sont aujourd'hui largement normalisés, les services applicatifs...

OBJECTIF DU PROJET Concevoir une plateforme technologique générique, performante et reconfigurable pour accélérer le prototypage d'équipements spatiaux. Un satellite comprend deux grands ensembles. La plateforme satellite, ou bus, assure les fonctions communes nécessaires au véhicule spatial : énergie, calcul de bord, contrôle thermique, communications, contrôle d'attitude et d'orbite, structure et éventuellement propulsion. La charge utile, ou payload, réalise la mission : observation, télécommunications, navigation, surveillance ou mesure scientifique. Des équipements électroniques spécialisés assurent des fonctions de traitement, de conversion et d'interface au sein de ces ensembles. Le terme ELSIGNAL désigne la plateforme technologique, et non la plateforme satellite. ELSIGNAL sera un environnement matériel et logiciel générique de prototypage, conçu pour être décliné en différents équipements spatiaux : traitement de données, acquisition de signaux, supervision ou...

Contexte L'essor de l'intelligence artificielle embarquée nécessite aujourd'hui des plateformes permettant de tester rapidement de nouveaux algorithmes dans des conditions proches du réel. Que ce soit pour la robotique autonome, les drones, les véhicules intelligents ou l'IoT industriel, il devient essentiel de pouvoir évaluer les performances d'une solution directement sur sa cible matérielle. Le projet PERISCOPE s'inscrit dans cette démarche. Son objectif est de développer une plateforme robotique modulaire sous la forme d'un véhicule autonome miniature capable d'accueillir et d'évaluer différentes architectures matérielles (RISC-V, ARM, accélérateurs IA, FPGA, etc.) et différents algorithmes de Machine Learning embarqués. Un premier prototype a déjà démontré la faisabilité du concept avec l'intégration d'un calculateur RISC-V et le déploiement d'un algorithme de vision embarquée permettant l'estimation de profondeur monoculaire. L'étape suivante consiste à franchir un cap en...

L'émergence de l'IA embarquée (TinyML / Edge AI) ouvre de nouvelles perspectives. Les modèles d'intelligence artificielle peuvent désormais être exécutés directement sur des microcontrôleurs ou des FPGA consommant quelques milliwatts seulement. Les données audio sont analysées localement, au plus près du capteur, et seules les informations pertinentes sont transmises. Cette évolution rend possible le déploiement de milliers de capteurs autonomes capables de surveiller en continu leur environnement pendant plusieurs mois, voire plusieurs années, sans maintenance ni connexion permanente à un réseau. Objectifs L'objectif du stage est de concevoir et d'évaluer plusieurs approches d'intelligence artificielle embarquée pour la détection de signatures audio sur une plateforme matérielle développée en interne associant FPGA et microcontrôleur. Le stagiaire participera à toutes les étapes de la chaîne de traitement, depuis l'acquisition des données jusqu'au déploiement embarqué, en...